Verilog 语言

https://hdlbits.01xz.net/wiki/Zero

基础语法

向量

模块

一个模块，从外面看就是一些输入端口和输出端口。更复杂的电路也是模块之间的互相配合和嵌套。

下图有层次的简单电路。在本练习中，创建模块 mod_a 的一个实例，然后将模块的三个引脚( in1 、 in2 和 out )连接到顶层模块的三个端口( a 、b 和 out)。

连接模块时，模块上的端口很重要。不需要去关心内部的实现。 模块 mod_a 的代码如下所示：

module mod_a ( input in1, input in2, output out );
    // Module body
endmodule